SN74LVC125APWR-P
Texas Instruments説明: | Buffer/Line Driver 4-CH Non-Inverting 3-ST CMOS 14-Pin TSSOP T/R |
原産国: | Malaysia |
導入日: | Jul 13, 1998 |
更新済み:09-DEC-2024 | |
オンライン版:https://www.datasheets.com/ja/part-details/sn74lvc125apwr-p-texas-instruments-411771411
概要
コンポーネントの基本的な一般情報、特性、および特徴について理解してください。また、業界の基準や規制に適合しているかどうかも確認してください。
ライフサイクルプレミアム
EU RoHS Yes
RoHSバージョン2011/65/EU, 2015/863
EAR99
自動車 No
供給者CAGEコード01295
8542390060
スケジュールB8542390060
No
投与レベルN/R
PPAP No
AEC認定 No
カテゴリーパス
Semiconductor > Standard and Specialty Logic > Specialty Logic > Buffers and Line Drivers
Semiconductor > Standard and Specialty Logic > Specialty Logic > Buffers and Line Drivers
データシート
データシートをダウンロードすることで、電子部品の包括的な理解を得ることができます。このPDFドキュメントには、製品の概要、特徴、仕様、評価、ダイアグラム、応用例など、必要なすべての詳細が含まれています。
データシートのプレビュー
(Latest バージョン)パラメーター
パラメトリック情報には、部品の重要な特徴や性能指標が表示されます。これにより、エンジニアやサプライチェーンマネージャーは、自身のアプリケーションやニーズに最も適した電子部品を比較・選択することができます。
制限された情報を閲覧するにはログインする必要があります。
生産ライン
Absolute Propagation Delay Time
Maximum Storage Temperature
Typical Quiescent Current
Maximum Quiescent Current
Supplier Temperature Grade
Minimum Test Temperature
Maximum Test Temperature
Maximum Supply Current
Typical Supply Current
Maximum High Level Output Current
Number of Input Enables per Chip
Number of Output Enables per Chip
Number of Channels per Chip
Bus Hold
Maximum Propagation Delay Time @ Maximum CL
Maximum Power Dissipation
Minimum Storage Temperature
Input Signal Type
Propagation Delay Test Condition
Logic Family
Logic Function
Number of Elements per Chip
Number of Inputs per Chip
Number of Outputs per Chip
Polarity
Output Type
Maximum Low Level Output Current
Minimum Operating Supply Voltage
Typical Operating Supply Voltage
Maximum Operating Supply Voltage
Tolerant I/Os
Minimum Operating Temperature
Maximum Operating Temperature
Process Technology
参考設計
参考設計のコレクションでインスピレーションとガイダンスを引き出してください。電子部品の能力を示す実用的な実装を探索してください。詳細なドキュメンテーションと回路図で開発プロセスを加速し、効率的なソリューションを作成してください。
