10AS027H2F34E1SG
Intelคำอธิบาย: | FPGA Arria® 10 SX Family 270000 Cells 20nm Technology 0.9V 1152-Pin FC-FBGA Tray |
ประเทศกำเนิด: | Unknown |
วันที่เริ่มต้น: | Dec 10, 2013 |
อัปเดตแล้ว:08-NOV-2024 | |
ดูเพิ่มเติม Field Programmable Gate Arrays - FPGAs โดย Intel | |
เวอร์ชันออนไลน์:https://www.datasheets.com/th/part-details/10as027h2f34e1sg-intel-74975453
ภาพรวม
ทำความรู้จักกับข้อมูลทั่วไปพื้นฐาน คุณสมบัติ และลักษณะพื้นฐานขององค์ประกอบ รวมถึงความปฏิบัติตามมาตรฐานและกฎระเบียบของอุตสาหกรรม
วงจรชีวิตพรีเมี่ยม
EU RoHS Yes
เวอร์ชัน RoHS2011/65/EU, 2015/863
3A991
ยานยนต์ No
รหัสกรงซัพพลายเออร์4BA62
8542310060
ตาราง B8542310060
PPAP No
ได้รับการรับรองจาก AEC No
เส้นทางหมวดหมู่
Semiconductor > Programmable Devices > Programmable Logic Devices > Field Programmable Gate Arrays - FPGAs
Semiconductor > Programmable Devices > Programmable Logic Devices > Field Programmable Gate Arrays - FPGAs
แผ่นข้อมูล
เข้าใจองค์ประกอบอิเล็กทรอนิกส์อย่างเข้าใจทั่วถึงโดยดาวน์โหลดใบข้อมูลของมัน ไฟล์เอกสาร PDF นี้ประกอบด้วยรายละเอียดที่จำเป็นทั้งหมด เช่นภาพรวมผลิตภัณฑ์ คุณสมบัติ ข้อมูลจำเพาะ เกรด แผนภูมิ แอปพลิเคชัน และอื่น ๆ
ดูตัวอย่างแผ่นข้อมูล
(Latest เวอร์ชัน)พารามิเตอร์
ข้อมูลพารามิเตอร์แสดงคุณสมบัติที่สำคัญและเมตริกการทำงานขององค์ประกอบ ซึ่งช่วยให้วิศวกรและผู้จัดการโซ่อุปทานเปรียบเทียบและเลือกองค์ประกอบอิเล็กทรอนิกส์ที่เหมาะสมที่สุดสำหรับแอปพลิเคชันและความต้องการของพวกเขา
คุณต้องเข้าสู่ระบบเพื่อดูข้อมูลที่ถูกจำกัด
สายผลิตภัณฑ์
Maximum Distributed RAM Bits
I/O Voltage
Shift Registers
Number of Global Clocks
Copy Protection
Typical Supply Current
Maximum Power Dissipation
Temperature Flag
Supplier Temperature Grade
In-System Programmability
Digital Control Impedance
Number of I/O Banks
Mega Multiply Accumulates per second
Tolerant Configuration Interface Voltage
Minimum Storage Temperature
Number of Inter Dielectric Layers
Maximum Storage Temperature
Maximum DSP Block Frequency
Maximum MLAB Capacity
Device PCIe Hard IP Blocks
Number of Regional Clocks
Maximum LVDS Data Rate
Maximum Differential I/O Pairs
Maximum I/O Performance
Typical Power Consumption
Maximum Quiescent Current
JTAG Support
Maximum Supply Current
Maximum Internal Frequency
Reprogrammability Support
Tradename
Device Logic Gates
Device Logic Units
Family Name
Maximum Number of User I/Os
Number of Registers
RAM Bits
Device Logic Cells
Number of Look-up Table Input
Device System Gates
Ethernet MACs
Minimum Operating Supply Voltage
Number of Multipliers
Typical Operating Supply Voltage
Processor Blocks
Maximum Operating Supply Voltage
Transceiver Blocks
Transceiver Speed
Program Memory Type
Dedicated DSP
PCI Blocks
Device Number of DLLs/PLLs
Total Number of Block RAM
Maximum Propagation Delay Time
Giga Multiply Accumulates per Second
Maximum Number of SERDES Channels
Speed Grade
Differential I/O Standards Supported
Single-Ended I/O Standards Supported
External Memory Interface
Supported IP Core
Supported IP Core Manufacture
Minimum Operating Temperature
Maximum Operating Temperature
Programmability
Process Technology