Datasheets
LCMXO2-1200HC-6SG32I

LCMXO2-1200HC-6SG32I

Lattice Semiconductor

Opis:

FPGA MachXO2 Family 1280 Cells 65nm Technology 2.5V/3.3V 32-Pin QFN EP Tray

Kraj pochodzenia:

Malaysia

Data wprowadzenia:

Nov 21, 2000

Zaktualizowano:+90 dni

Zobacz więcej Field Programmable Gate Arrays - FPGAs przez Lattice Semiconductor
Projekty referencyjne
Specyfikacje częściCena i dostępność

Przegląd

Zapoznaj się z podstawowymi informacjami ogólnymi, właściwościami i charakterystykami komponentu, wraz z jego zgodnością z normami i przepisami branżowymi.

Cykl życiaPremium
EU RoHS Yes
Wersja RoHS2011/65/EU, 2015/863
Ścieżka kategorii
Semiconductor > Programmable Devices > Programmable Logic Devices > Field Programmable Gate Arrays - FPGAs

Arkusz danych

Zdobądź kompleksową wiedzę na temat komponentu elektronicznego, pobierając jego karcie katalogowej. Ten dokument PDF zawiera wszystkie niezbędne szczegóły, takie jak przegląd produktu, cechy, specyfikacje, oceny, diagramy, zastosowania i wiele więcej.

Pobierz PDF
(Latest Wersja)

Podgląd karty katalogowej

(Latest Wersja)

Parametryczny

Informacje parametryczne wyświetlają istotne cechy i wskaźniki wydajności komponentu, co pomaga inżynierom i menadżerom łańcucha dostaw porównać i wybrać najbardziej odpowiedni komponent elektroniczny do swoich aplikacji i potrzeb.

linia produkcyjna
Maximum DSP Block Frequency
Maximum MLAB Capacity
Device PCIe Hard IP Blocks
Number of Regional Clocks
Maximum LVDS Data Rate
Maximum Differential I/O Pairs
Maximum I/O Performance
Maximum Distributed RAM Bits
Digital Control Impedance
Number of I/O Banks
Mega Multiply Accumulates per second
Tolerant Configuration Interface Voltage
Minimum Storage Temperature
Number of Inter Dielectric Layers
Maximum Storage Temperature
Shift Registers
Number of Global Clocks
Copy Protection
Typical Supply Current
Maximum Power Dissipation
Temperature Flag
In-System Programmability
Maximum Internal Frequency
Supplier Temperature Grade
Reprogrammability Support
Tradename
Device Logic Gates
Device Logic Units
I/O Voltage
Typical Power Consumption
Maximum Quiescent Current
JTAG Support
Maximum Supply Current
Family Name
Maximum Number of User I/Os
Number of Registers
RAM Bits
Device Logic Cells
Number of Look-up Table Input
Device System Gates
Ethernet MACs
Minimum Operating Supply Voltage
Number of Multipliers
Processor Blocks
Typical Operating Supply Voltage
Transceiver Blocks
Maximum Operating Supply Voltage
Transceiver Speed
Program Memory Type
Dedicated DSP
PCI Blocks
Device Number of DLLs/PLLs
Total Number of Block RAM
Maximum Propagation Delay Time
Giga Multiply Accumulates per Second
Maximum Number of SERDES Channels
Speed Grade
Differential I/O Standards Supported
Single-Ended I/O Standards Supported
External Memory Interface
Supported IP Core
Supported IP Core Manufacture
Minimum Operating Temperature
Maximum Operating Temperature
Programmability
Process Technology

Projekty referencyjne

Odblokuj inspirację i wytyczne dzięki naszej kolekcji projektów referencyjnych. Zbadaj praktyczne implementacje prezentujące możliwości komponentu elektronicznego. Przyspiesz swój proces rozwoju i twórz efektywne rozwiązania dzięki szczegółowej dokumentacji i schematom.

Aptina HiSPi to Parallel Sensor Bridge Reference Design using the LatticeMachXO2-1200 CPLD
Aptina HiSPi to Parallel Sensor Bridge Reference Design using the LatticeMachXO2-1200 CPLD

Zamienniki

Zainteresowany(a) większą ilością darmowych danych?

Odkryj odpowiednik pod względem formy, dopasowania i funkcji od innego producenta, a nawet odpowiednie aktualizacje i obniżki, oraz wiele więcej.

Przejdź na Premium

Brak karty kredytowej. Brak zobowiązań.