74LVC573APW,112
Nexperia説明: | Latch Transparent 3-ST 8-CH D-Type 20-Pin TSSOP Bulk |
原産国: | China |
導入日: | Jul 29, 1998 |
更新済み:15-NOV-2024 | |
もっと見る Latches 著者 Nexperia | |
オンライン版:https://www.datasheets.com/ja/part-details/74lvc573apw-112-nexperia-81825550
概要
コンポーネントの基本的な一般情報、特性、および特徴について理解してください。また、業界の基準や規制に適合しているかどうかも確認してください。
ライフサイクルプレミアム
EU RoHS Yes
RoHSバージョン2011/65/EU, 2015/863
カテゴリーパス
Semiconductor > Standard and Specialty Logic > Standard Logic > Latches
Semiconductor > Standard and Specialty Logic > Standard Logic > Latches
データシート
データシートをダウンロードすることで、電子部品の包括的な理解を得ることができます。このPDFドキュメントには、製品の概要、特徴、仕様、評価、ダイアグラム、応用例など、必要なすべての詳細が含まれています。
データシートのプレビュー
(Latest バージョン)製造
製造情報には、部品の製造および組み立てのための技術要件と仕様が明記されています。この情報は、製造業者が部品の品質と信頼性を維持し、他のデバイスや部品との互換性を確保するために重要です。
パラメーター
パラメトリック情報には、部品の重要な特徴や性能指標が表示されます。これにより、エンジニアやサプライチェーンマネージャーは、自身のアプリケーションやニーズに最も適した電子部品を比較・選択することができます。
制限された情報を閲覧するにはログインする必要があります。
生産ライン
Typical Supply Current
Absolute Propagation Delay Time
Number of Input Enables per Element
Number of Output Enables per Element
Set/Reset
Number of Channels per Chip
Number of Selection Inputs per Element
Propagation Delay Test Condition
Maximum Low Level Output Current
Typical Quiescent Current
Maximum Supply Current
Supplier Temperature Grade
Maximum Propagation Delay Time @ Maximum CL
Bus Hold
Maximum High Level Output Current
Maximum Quiescent Current
Minimum Storage Temperature
Maximum Storage Temperature
Logic Family
Process Technology
Latch Mode
タイプ
Number of Elements per Chip
Number of Inputs per Chip
Number of Outputs per Chip
Output Type
Polarity
Minimum Operating Supply Voltage
Tolerant I/Os
Typical Operating Supply Voltage
Minimum Operating Temperature
Maximum Operating Supply Voltage
Maximum Operating Temperature
参考設計
参考設計のコレクションでインスピレーションとガイダンスを引き出してください。電子部品の能力を示す実用的な実装を探索してください。詳細なドキュメンテーションと回路図で開発プロセスを加速し、効率的なソリューションを作成してください。
