EPM240M100C4N
Intel描述: | CPLD MAX® II Family 192 Macro Cells 247.5MHz 0.18um Technology 2.5V/3.3V 100-Pin MBGA Tray |
產地: | Korea (Republic of) |
推出日期: | Dec 19, 2006 |
更新:05-DEC-2024 | |
線上版本:https://www.datasheets.com/zh-tw/part-details/epm240m100c4n-intel-31352987
概述
熟悉元件的基本一般資訊、特性和特點,以及其符合產業標準和法規的情況。
生命週期高級
歐盟RoHS Yes
RoHS版本2011/65/EU, 2015/863
EAR99
汽車 No
供應商CAGE代碼4BA62
8542310055
排程B8542310055
PPAP No
AEC合格 No
類別路徑
Semiconductor > Programmable Devices > Programmable Logic Devices > Complex Programmable Logic Devices - CPLDs
Semiconductor > Programmable Devices > Programmable Logic Devices > Complex Programmable Logic Devices - CPLDs
數據手冊
透過下載元件的規格表來全面了解電子元件。這份 PDF 文件包含了所有必要的詳細資訊,如產品概述、特點、規格、評級、圖表、應用等等。
數據表預覽
(Latest 版本)製造
製造資訊指定了生產和組裝元件的技術要求和規格。這些資訊對於製造商來說非常重要,以維護元件的品質和可靠性,並確保它們與其他設備和元件兼容。
參數
參數資訊顯示了元件的重要特性和性能指標,這有助於工程師和供應鏈經理比較和選擇最適合他們應用和需求的電子元件。
您必須登錄才能查看受限信息。
生產線
Programmable Type
Maximum Internal Frequency
Maximum Clock to Output Delay
Number of Global Clocks
Maximum Operating Frequency
Tolerant Configuration Interface Voltage
Memory Size
Number of I/O Banks
Number of Inter Dielectric Layers
Data Gate
Minimum Storage Temperature
I/O Voltage
Maximum Storage Temperature
Copy Protection
Individual Output Enable Control
Reprogrammability Support
Maximum Operating Current
Temperature Flag
Device System Gates
Supplier Temperature Grade
Tradename
Maximum Propagation Delay Time
Clock Management
Family Name
Device Logic Cells
RAM Bits
Number of User I/Os
Speed Grade
Number of Product Terms per Macro
Number of Logic Blocks/Elements
Number of Macro Cells
Number of Flip Flops
Program Memory Type
Maximum Operating Supply Voltage
Process Technology
Minimum Operating Temperature
Maximum Operating Temperature
Minimum Operating Supply Voltage
Typical Operating Supply Voltage
Programmability
In-System Programmability
參考設計
透過我們的參考設計集合,啟發靈感並獲得指引。探索展示電子元件能力的實用實現方案。透過詳細的文件和原理圖,加快開發過程並創建高效解決方案。
CAD 模型
存取元件的3D CAD模型、符號和封裝資訊。直觀顯示其結構和尺寸,輕鬆整合設計並優化性能。