HD74ACT112P
Renesas Electronics설명: | Flip Flop JK-Type Neg-Edge 2-Element 16-Pin PDIP |
출시일: | Jan 25, 2001 |
업데이트됨:+90 일 | |
온라인 버전:https://www.datasheets.com/ko/part-details/hd74act112p-renesas-electronics-37002112
개요
컴포넌트의 기본 일반 정보, 특성 및 특징에 익숙해지세요. 또한 해당 컴포넌트가 산업 기준과 규정을 준수하는지 확인하세요.
수명 주기프리미엄
EU RoHS Unknown
RoHS 버전2011/65/EU, 2015/863
카테고리 경로
Semiconductor > Standard and Specialty Logic > Standard Logic > Flip Flops
Semiconductor > Standard and Specialty Logic > Standard Logic > Flip Flops
데이터시트
데이터시트를 다운로드하여 전자 부품에 대해 포괄적인 이해를 갖게 됩니다. 이 PDF 문서에는 제품 개요, 특징, 사양, 등급, 다이어그램, 응용 프로그램 등 모든 필요한 세부 정보가 포함되어 있습니다.
데이터시트 미리보기
(Latest 버전)파라미터
파라미터 정보는 컴포넌트의 중요한 특징과 성능 지표를 표시합니다. 이는 엔지니어 및 공급망 관리자들이 자신들의 애플리케이션과 요구 사항에 가장 적합한 전자 부품을 비교하고 선택하는 데 도움을 줍니다.
제한된 정보를 보려면 로그인해야 합니다.
제품 계열
Maximum Supply Current
Maximum Storage Temperature
Supplier Temperature Grade
Number of Output Enables per Element
Output Signal Type
Bus Hold
Set/Reset
Maximum Propagation Delay Time @ Maximum CL
Maximum High Level Output Current
Maximum Low Level Output Current
Input Signal Type
Maximum Frequency (50pF, 25°C) @ Vcc
Maximum Frequency (15pF, 25°C) @ Vcc
Maximum Propagation Delay (50pF, 25°C) @ Vcc
Maximum Propagation Delay (15pF, 25°C) @ Vcc
Number of Channels per Chip
Minimum Operating Supply Voltage
Maximum Operating Supply Voltage
Minimum Storage Temperature
Typical Operating Supply Voltage
Propagation Delay Test Condition
Maximum Quiescent Current
Absolute Propagation Delay Time
Logic Family
Logic Function
Process Technology
Number of Elements per Chip
Number of Element Inputs
Number of Element Outputs
Output Type
Polarity
Triggering Type
Minimum Operating Temperature
Maximum Operating Temperature